PAT-NO:

JP02000012541A

DOCUMENT-IDENTIFIER: JP 2000012541 A

TITLE:

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE:

January 14, 2000

INVENTOR-INFORMATION:

NAME

COUNTRY

IGARASHI, HIROFUMI

N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

N/A

APPL-NO:

JP10172341

APPL-DATE:

June 19, 1998

INT-CL (IPC): H01L021/3205, G03F007/40, H01L021/027

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device having a high integration density without causing increase of the number of its manufacturing steps.

SOLUTION: Resist 4 is formed on an interlayer insulating film 3 formed on a semiconductor substrate 1, and the resist is subjected to a light exposure with use of a mask of half-tone or the like to form a resist pattern having different film thicknesses depending on locations. Next, the interlayer film 3 is etched with the resist pattern masked to thereby make a groove 5 and a contact hole 6 in a wiring layer having different depths in an identical step. The resist pattern may be formed by laminating resist layers having different sensitivities and exposing the layers with light.

COPYRIGHT: (C)2000, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-12541

(P2000-12541A)

DAD1 DA35 EA19 EA27 EA33

(43)公開日 平成12年1月14日(2000.1.14)


(51) Int.CL'	識別記号	ΡI	テーマコード(参考)
H01L 21/32	205	H01L 21/88	K 2H096
G03F 7/40	5 2 1	G03F 7/40	521 5F033
H01L 21/02	7	H01L 21/30	502P 5F046
			516D
			5 2 8
		海 查謝求 未請求 莆	
(21)出願番号	特額平10-172341	(71)出題人 000003078	
(22)出顧日	Write # 2107/1000 0 10	株式会社東	
(22) 四眼日	平成10年6月19日(1998.6,19)		崎市幸区場川町72番地
		(72)発明者 五十嵐 弘	. · ·
			族市磯子区新杉田町8番地 株
			横浜事業所内
		(74)代理人 100083161	
		弁理士 外	
		ドターム(参考) 2E096	AA25 CA05 EA11 HA14 HA23
			HA27 HA30 JA04 KA02 LA01
		57033	AAD4 AA15 AA29 AA32 AA33
			AA64 AA66 BA12 BA34 BA37

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】製造工程を増加させずに、集積度の高い半導体 - 装置を製造すること。

【解決手段】半導体基板1上に形成された層間絶縁膜3 上にレジスト4を形成する。このレジストをハーフトーン等のマスクを用いて露光し、場所によって膜厚の異なるレジストパターンを形成する。次に、このレジストパターンをマスクにして層間絶縁膜3をエッチングし、深さの異なる配線層の溝5及びコンタクトホール6を同一工程で形成する。また、感度の異なるレジストを積層して露光し、レジストパターンを形成することも可能である。



【特許請求の範囲】

【請求項1】 半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上にレジストを形成する工程と、場所によって異なる露光エネルギーで前記レジストを露光しレジストパターンを形成する工程と、前記レジストパターンをマスクにして前記絶縁膜をエッチングし、前記絶縁膜に深さの異なる複数個の溝を形成する工程と、前記溝に導電膜を形成する工程とを具備したことを特徴とする半導体装置の製造方法。

【請求項2】 半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に第1のレジストを形成する工程と、前記第1 のレジスト上に前記第1 のレジストよりも感度の小さい第2 のレジストを形成する工程と、少なくとも前記第1のレジストが残るように前記第1及び第2のレジストを露光してレジストパターンを形成する工程と、前記レジストパターンをマスクにして前記絶縁膜をエッチングし、前記絶縁膜に深さの異なる複数個の溝を形成する工程と、前記溝に導電膜を形成する工程とを具備したことを特徴とする半導体装置の製造方法。

【請求項3】 前記レジストパターンを形成する工程に 20 おいて、前記半導体基板上のある所定の領域に対しては 前記第1 のレジストの感度以上の露光エネルギーで前記 第1 及び第2のレジストを露光し、別の所定の領域に対しては前記第2のレジストの感度以上で且つ前記第1 のレジストの膜厚が略初期値に保たれる最大露光エネルギー以下の露光エネルギーで前記第2のレジストを露光することを特徴とする請求項1または請求項2記載の半導体装置の製造方法。

【請求項4】 前記レジストパターンを形成する工程において、透過する光の振幅が減衰する位相シフタでマス 30 クパターンを形成したマスクを用いて前記レジストを露光し、前記レジストパターンを形成することを特徴とする請求項1乃至請求項3のいずれか記載の半導体装置の製造方法。

【請求項5】 前記レジストバターンを形成する工程において、ハーフトーンマスクを用いて前記レジストを露光し前記レジストパターンを形成することを特徴とする請求項1万至請求項3のいずれか記載の半導体装置の製造方法。

【請求項6】 前記深さの異なる複数個の溝は、配線層、ピア、コンタクトホールのいずれかであることを特徴とする請求項1 乃至請求項3のいずれか記載の半導体装置の製造方法。

【請求項7】 半導体基板に第1の絶縁膜を形成する工程と、パターニングしたマスクを用いて前記第1の絶縁膜をエッチングし第1の溝を形成する工程と、前記第1の溝に第1の導電膜を埋め込み第1の配線層を形成する工程と、前記程と、表面上に第2の絶縁膜を形成する工程と、前記半導体基板上の第2の溝形成予定領域の方が前記第2の絶縁

膜の第3の溝形成予定領域よりも強度の大きい光が透過されるように前記レジストを露光し、レジストパターンを形成する工程と、前記レジストパターンをマスクにして、前記第2の絶縁膜をエッチングし各々深さの異なる第2の溝及び第3の溝を形成する工程と、前記第2及び第3の溝に第2の導電膜を埋め込み、コンタクトホール及び第2の配線層を形成する工程とを具備したことを特徴とする半導体装置の製造方法。

【請求項8】 半導体基板上に絶縁膜を形成する工程 10 と、前記絶縁膜上に第1のレジストを形成する工程と、 前記第1のレジスト上に前記第1のレジストよりも感度 の小さい第2のレジストを形成する工程と、前記第2の レジスト上に前記第2のレジストよりも感度の小さい第 3のレジストを形成する工程と、少なくとも前記第1の レジストが残るように前記第1乃至第3のレジストを露 光してレジストパターンを形成する工程と、前記レジス トパターンをマスクにして前記絶縁膜をエッチングし各 々深さの異なる第1乃至第3の溝を形成する工程と、前 記第1乃至第3の溝に導電膜を埋め込む工程とを具備し 20 たことを特徴とする半導体装置の製造方法。

【請求項9】 前記レジストバターンを形成する工程において、第1の清形成予定領域は前記第1のレジストの 感度以上の露光エネルギーで、第2の溝形成予定領域は前記第2のレジストの感度以上で且つ前記第1のレジストの膜厚が略初期値に保たれる最大露光エネルギー以下の露光エネルギーで、第3の清形成予定領域は前記第3のレジストの感度以上で且つ前記第2のレジストの膜厚が略初期値に保たれる最大露光エネルギー以下の露光エネルギーで前記第1乃至第3のレジストを露光することを特徴とする請求項7または請求項8半導体装置の製造方法。

【請求項10】 前記レジストパターンを形成する工程において、透過する光の振幅が減衰する位相シフタでマスクパターンを形成したマスクを用いて前記第1乃至第3のレジストを露光したことを特徴とする請求項7乃至請求項9のいずれか記載の半導体装置の製造方法。

【請求項11】 前記レジストパターンを形成する工程 において、ハーフトーンマスクを用いて前記第1乃至第 3のレジストを露光したことを特徴とする請求項7乃至 請求項9のいずれか記載の半導体装置の製造方法。

【請求項12】 前記第1の溝は、コンタクトホールあるいはピアであることを特徴とする請求項7乃至請求項9のいずれか記載の半導体装置の製造方法。

【請求項13】 前記第2及び第3の溝は配線層である ことを特徴とする請求項7乃至請求項9のいずれか記載 の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

第2の絶縁膜上にレジストを形成する工程と、前記半導 【発明の属する技術分野】本発明は、半導体装置の製造体基板上の第2の溝形成予定領域の方が前記第2の絶縁 50 方法に係り、特に、多層配線層を有する半導体装置の製

3

造方法に関するものである。

[0002]

【従来の技術】従来の半導体装置の製造方法について図 面を参照して説明する。図4は、従来の半導体装置の製 造工程図である。まず、図4(a)に示されるように、 半導体基板101上にダマシンプロセス等により絶縁膜 102a、配線102bを有する下層配線層102を形 成する。次に、この表面上に層間絶縁膜103を形成す る。次に、この層間絶縁膜103上にレジスト104を 形成し、配線部分のレジストパターンを形成する。次 に、このレジストパターンをマスクにして、層間絶縁膜 103をエッチングし配線領域となる溝105を形成す

【0003】次に、図4(b)に示されるように、レジ スト104を除去し、層間絶縁膜103の表面上にレジ スト106を形成し、コンタクトホール部分のレジスト パターンを形成する。次に、このレジストパターンをマ スクにして、層間絶縁膜103をエッチングしコンタク トホール107を開孔する。

【0004】次に、図4(c)に示されるように、レジ 20 スト106を除去した後、全面にスパッタリング法等に よりA1等の導電膜108を形成する。次に、図4 (d) に示されるように、CMP (Chemical Mechanica

1 Polishing) 法により表面を平坦化する。

[0005]

【発明が解決しようとする課題】従来、ダマシンプロセ スあるいはデュアルダマシンプロセスにより配線層を形 成する場合、例えばコンタクトホール及び配線層を形成 するために層間絶縁膜に形成する溝はそれぞれ深さが異 びエッチング工程が必要とされ、製造に時間がかかると いう問題があった。

【0006】また、微細化により溝を形成する際に合わ せずれが生じ、コンタクトホール等のサイズが小さくな って抵抗が上昇したり、深いところまでレジストが解像 されないことがあるという問題があった。

【0007】そこで、上記問題を解決するための手段と して、図5 に示されるような半導体装置の製造方法があ る。図5は、従来の半導体装置の製造工程図である。ま ず、図5 (a) に示されるように、半導体基板101上 40 に下層配線層102を形成し、表面上に層間絶縁膜10 3を形成する。次に、この層間絶縁膜103上にレジス ト109を形成し、コンタクトホール形成予定領域の幅 が配線層形成予定領域の幅よりも十分大きくなるように レジスト109を露光し、レジストパターンを形成す

【0008】次に、図5(b)に示されるように、この レジストパターンをマスクにして層間絶縁膜103をエ ッチングし、配線層を形成するための溝111及びコン タクトホール110を同一工程で形成する。

【0009】次に、図5(c)に示されるように、表面 上にA1等の導電膜108を形成して配線層を形成する ための溝111及びコンタクトホール110を埋め込 む。次に、CMP法により表面上を平坦化する。

【0010】図5の従来例によれば、エッチングレート のサイズ依存性を利用し、配線層の幅をあるサイズより 小さく、また、コンタクトホールの幅をあるサイズより 大きくすることで、エッチング角により同時に深さの異 なるコンタクトホール110と配線層の溝111を形成 10 することが可能である。しかし、コンタクトホールの幅 に比べて配線層の幅が非常に小さいことが必要とされる ので、配線抵抗を小さくしたい場合配線層の幅を広げる 必要があり、それに伴ってコンタクトホール領域の面積 を大きくしなければならないので、半導体集積回路全体 の面積が増大するという問題があった。本発明は上記の ような事情を考慮し、製造工程を増加させず、且つ集積 度の高い半導体装置の製造方法を実現することを目的と している。

[0011]

【課題を解決するための手段】上記目的を達成するため に本発明の半導体装置の製造方法は、半導体基板上に絶 縁膜を形成する工程と、前記絶縁膜上にレジストを形成 する工程と、場所によって異なる露光エネルギーで前記 レジストを露光しレジストパターンを形成する工程と、 前記レジストパターンをマスクにして前記絶縁膜をエッ チングし、前記絶縁膜に深さの異なる複数個の溝を形成 する工程と、前記溝に導電膜を形成する工程とを具備し たことを特徴とするものである。

【0012】また、半導体基板上に絶縁膜を形成する工 なるため、各々を形成するためにリソグラフィー工程及 30 程と、前記絶縁膜上に第1 のレジストを形成する工程 と、前記第1 のレジスト上に前記第1 のレジストよりも 感度の小さい第2 のレジストを形成する工程と、少なく とも前記第1のレジストが残るように前記第1及び第2 のレジストを露光してレジストパターンを形成する工程 と、前記レジストパターンをマスクにして前記絶縁膜を エッチングし、前記絶縁膜に深さの異なる複数個の清を 形成する工程と、前記簿に導電膜を形成する工程とを具 備したことを特徴とする半導体装置の製造方法がある。 【0013】 更に、前記レジストパターンを形成する工 程において、前記半導体基板上のある所定の領域に対し ては前記第1 のレジストの感度以上の露光エネルギーで 前記第1及び第2のレジストを露光し、別の所定の領域 に対しては前記第2 のレジストの感度以上で且つ前記第 1 のレジストの膜厚が略初期値に保たれる最大露光エネ ルギー以下の露光エネルギーで前記第2のレジストを露 光することが望ましい。

【0014】更に、前記レジストパターンを形成する工 程において、透過する光の振幅が減衰する位相シフタで マスクパターンを形成したマスクを用いて前記レジスト 50 を露光し、前記レジストパターンを形成することが望ま

5

しい。

【0015】また、前記レジストパターンを形成する工 程において、ハーフトーンマスクを用いて前記レジスト を露光し前記レジストパターンを形成することが望まし い。更に、前記深さの異なる複数個の溝は、配線層、ビ ア、コンタクトホールのいずれかであることが望まし

【0016】また、半導体基板に第1の絶縁膜を形成す る工程と、パターニングしたマスクを用いて前記第1の 絶縁膜をエッチングし第1の溝を形成する工程と、前記 10 第1の溝に第1の導電膜を埋め込み第1の配線層を形成 する工程と、表面上に第2の絶縁膜を形成する工程と、 前記第2の絶縁膜上にレジストを形成する工程と、前記 半導体基板上の第2の溝形成予定領域の方が前記第2の 絶縁膜の第3の溝形成予定領域よりも強度の大きい光が 透過されるように前記レジストを露光し、レジストパタ ーンを形成する工程と、前記レジストパターンをマスク にして、前記第2の絶縁膜をエッチングし各々深さの異 なる第2の溝及び第3の溝を形成する工程と、前記第2 及び第3の溝に第2の導電膜を埋め込み、コンタクトホ 20 ール及び第2の配線層を形成する工程とを具備したこと を特徴とする半導体装置の製造方法がある。

【0017】また、半導体基板上に絶縁膜を形成する工 程と、前記絶縁膜上に第1のレジストを形成する工程 と、前記第1のレジスト上に前記第1のレジストよりも 感度の小さい第2のレジストを形成する工程と、前記第 2のレジスト上に前記第2のレジストよりも感度の小さ い第3のレジストを形成する工程と、少なくとも前記第 1のレジストが残るように前記第1乃至第3のレジスト を露光してレジストパターンを形成する工程と、前記レ 30 ジストパターンをマスクにして前記絶縁膜をエッチング し各々深さの異なる第1乃至第3の溝を形成する工程 と、前記第1乃至第3の溝に導電膜を埋め込む工程とを 具備したことを特徴とする半導体装置の製造方法があ る、

【0018】更に、前記レジストパターンを形成する工 程において、第1の溝形成予定領域は前記第1のレジス トの感度以上の露光エネルギーで、第2の溝形成予定領 域は前記第2のレジストの感度以上で且つ前記第1のレ ジストの膜厚が略初期値に保たれる最大露光エネルギー 40 以下の露光エネルギーで、第3の溝形成予定領域は前記 第3のレジストの感度以上で且つ前記第2のレジストの 膜厚が略初期値に保たれる最大露光エネルギー以下の露 光エネルギーで前記第1乃至第3のレジストを露光する ことが望ましい。

【0019】更に、前記レジストパターンを形成する工 程において、透過する光の振幅が減衰する位相シフタで マスクパターンを形成したマスクを用いて前記第1乃至 第3のレジストを露光したことが望ましい。

程において、ハーフトーンマスクを用いて前記第1乃至 第3のレジストを露光したことが望ましい。 更に、 前記

第1の溝は、コンタクトホールあるいはピアであること が望ましい。また、前記第2及び第3の溝は配線層であ ることが望ましい。

[0021]

【発明の実施の形態】以下、図面を参照して本発明の第 1 の実施の形態にかかる半導体装置の製造方法について 説明する。図1 は、本発明の第1 の実施の形態にかかる 半導体装置の製造工程図である。

【0022】まず、図1 (a) に示されるように、半導 体基板1上にダマシンプロセスにより絶縁膜2a、配線 102bを有する下層配線層2を形成する。次に、この 表面上に例えばBPSG (Boron doped Phospho Silica te Glass) 膜等の層間絶縁膜3を形成する。次に、この 層間絶縁膜3上にレジスト4を形成する。次に、位相シ フト法等の方法で例えばハーフトーンマスクを利用して マスクを形成し、配線形成予定領域、ピア形成予定領域 及びコンタクトホール形成予定領域上のレジスト4を透 過する光の振幅を減衰させて光の強度をそれぞれ変え る。これによって、現像後のレジストパターンは、膜厚 が各形成予定領域上で異なって形成される。

【0023】次に、図1(b)に示されるように、この レジストパターンをマスクに用いて、RIE (Reactive Ion Etching) 法等により層間絶縁膜3をエッチング し、配線層の溝5及びコンタクトホール6を形成する。 この時、層間絶縁膜3のエッチングレートをRd、レジ スト4のエッチングレートをRri、配線形成予定領域 のレジスト4の膜厚をTrとすれば、コンタクトホール 6と、配線層の溝5の深さの差はRd*Tr/Rriと なる。その後、レジスト4を除去する。

【0024】次に、図1 (c)に示されるように、全面 にスパッタリング法によりA1等の導電膜7を蒸着さ せ、溝5,6内を埋め込む。次に、図1(d)に示され るように、CMP法により表面を平坦化する。以上によ り、本発明の第1の実施の形態にかかる半導体装置の製 造工程が終了する。

【0025】図2のポジ型レジストの露光エネルギーと 現像後のレジスト残量の関係図に示されているように、 レジストは、ある露光エネルギーまでは光を透過しても ほとんど解像されずに残り、露光エネルギーを増加させ ると徐々に解像され、ある露光エネルギーの光を透過さ せると完全に解像される。従って、レジスト残量が0に なるときの露光エネルギー (以下、感度と称する) をE thとして、Ethで接線をひいてレジストの膜厚が1 00%に保たれている最大の露光エネルギーを求めEm とすると、レジストに透過する光の露光エネルギーをE mからEthまで変えることによって、レジストの残膜 量を変えることができる。本実施の形態のように通常レ 【0020】また、前記レジストパターンを形成する工 50 ジストパターンの解像度を向上させるのに利用される位 相シフト法を用いると、ある1 種類の強度の光を照射し ても場所によって透過される光の振幅を減衰させ、光の 強度を変えることができるので、場所によって膜厚の異 なるレジストパターンを形成することが可能である。従 って、このレジストパターンをマスクに用いることによ って、深さの異なるコンタクトホール6と配線層の溝5 を同一工程で形成することが可能となる。

【0026】コンタクトホール6と配線層の溝5を同一 工程で形成することによって、多層配線プロセスが少な するためにコンタクトホール6の幅を大きくする必要が ないので、半導体集積回路全体を微細化することができ

【0027】また、自己整合的に配線層5、ビアまたは コンタクトホール6を形成することができるので、合わ せずれによる抵抗増加を考慮する必要がなく、合わせ余 裕をとることによって配線密度が低下する心配がない。 【0028】次に、本発明の第2の実施の形態にかかる 半導体装置の製造方法について図3を参照して説明す る。図3は、本発明の第2 の実施の形態にかかる半導 20 体装置の製造工程図である。

【0029】まず、図3(a)に示されるように、半導 体基板1上にダマシンプロセスにより絶縁膜2a 、配線 2b を有する下層配線層2を形成し、この表面上に例え ばBPSG膜等の層間絶縁膜3を形成する。次に、層間 絶縁膜3上に第1のレジスト8を形成し、この第1のレ ジスト8上に第1のレジスト8よりも感度が小さい第2 のレジスト9を形成する。次に、この第2のレジスト9 上に第2のレジスト9よりも感度が小さい第3のレジス ト10を形成する。第1乃至第3のレジスト8、9、1 30 の製造工程図。 0の感度の関係をEth1>Eth2>Eth3、各レ ジスト8, 9, 10の膜厚が100%に保たれている最 大露光エネルギーをEm1>Em2>Em3とすると、 ピアまたはコンタクトホールの露光エネルギー≥Eth 1、Em1>厚い配線の露光エネルギー≥Eth2、E m2>薄い配線の露光エネルギー≥Eth3となるよう に、ハーフトーンマスクなど位相シフト法等の方法によ り各々の場所で光の強度を変えて露光することによっ て、場所によって膜厚の異なるレジストパターンを形成 することができる。

【0030】次に、図3 (b) に示されるように、この レジストパターンをマスクにして層間絶縁膜3をエッチ ングし、厚い配線層ための溝11、薄い配線層のための 溝12、ピアまたはコンタクトホールとなる溝13を同 一工程で形成する。

【0031】次に、図3(c)に示されるように、全面 にA1等の導電膜7を蒸着させ溝11,12,13を埋 める。次に、CMP法により表面を平坦化する。以上に より、本発明の第2の実施の形態にかかる半導体装置の 製造工程が終了する。

【0032】感度の異なるレジスト8,9,10を積層 することによって、同一配線層内で異なる膜厚の配線を 形成することが可能なため、配線の抵抗や容量を変える ことができ、信号の遅延やカップリングの調整を容易に 実現することができる。

【0033】上記第1及び第2の実施の形態に限定され い工程数で実現することができる。また、深い溝を形成 10 ず、膜厚の異なるレジストパターンを形成する方法は、 ハーフトーンマスク以外の例えばレベンソンマスク等を 用いた位相シフト法でも可能である。また、位相シフト 法にも限定されない。

> 【0034】例えば、強度の異なる複数の光源を用いて レジストを露光することによって実現することも可能で ある。また、1種類のレジストを形成して、異なるパタ ーンを有するマスクパターンを複数枚用いて各々異なる 光源でレジストを露光し、膜厚の異なるレジストパター ンを形成することによって実現することも可能である。 [0035]

> 【発明の効果】本発明によれば、透過する光の強度の変 化させて膜厚の異なるレジストパターンを形成すること によって、少ない工程数で配線層のための溝、ビア及び コンタクトホール等の深さの異なる溝を同一工程で形成 することが可能である。また、エッチングする深さによ って溝の幅を変える必要がないので、半導体集積回路全 体の微細化を図ることができる。

【図面の簡単な説明】

【図1】 本発明の第1の実施の形態にかかる半導体装置

【図2】 ポジ型レジストの露光エネルギーとレジスト残 量の関係図。


【図3】本発明の第2の実施の形態にかかる半導体装置 の製造工程図。

【図4】従来の半導体装置の製造工程図。

【図5】従来の半導体装置の製造工程図。

【符号の説明】

- 1,101···半導体基板、
- 2,102…下層配線層、
- 40 2a、102a…絶縁膜、
 - 2b、102b…配線、
 - 3,103…層間絶縁膜
 - 4, 8, 9, 10, 104, 106, 109…レジス
 - 5, 11, 12, 105, 111…溝、
 - 6, 13, 107, 110…コンタクトホール、
 - 7,108…導電膜



【図5】

